久久久一区二区三区_日本不卡一区二区三区_亚洲高清视频一区二区_激情伦成人综合小说_国产免费一区二区_精品国产一区二区三区麻豆免费观看完整版 _欧美不卡在线播放_国产精品av免费在线观看_91精品国产一区二区三区_免费的成人av_日韩av福利在线观看_韩国三级日本三级少妇99

　　本課程通過大量的實際電路設(shè)計，使得學(xué)員可以在較短時間內(nèi)具備電路板設(shè)計的全面能力。

        對電路原理知識有一定了解，有過單片機或相關(guān)電路設(shè)計經(jīng)驗的工程師，企業(yè)硬件設(shè)計部門負責(zé)人。

        為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限3到5人，多余人員安排到下一期進行。

        1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
        2、培訓(xùn)結(jié)束后免費提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果；
        3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 ☆合格學(xué)員免費頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)。專注高端培訓(xùn)13年，曙海提供的證書得到本行業(yè)的廣泛認可，學(xué)員的能力得到大家的認同，受到用人單位的廣泛贊譽。

◆【黃老師】

有15年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗,8年視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計和開發(fā)經(jīng)驗，高速系統(tǒng)設(shè)計經(jīng)驗非常豐富，精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium Designer等PCB設(shè)計工具。
      
★更多師資力量請見曙海師資團隊。

第一階段-原理圖設(shè)計

1. 繪制電路原理圖
1.1. 繪制電路原理圖的原則及步驟
1.2. 對原理圖的操作
1.3. 對元器件的操作
1.4. 繪制電路原理圖
1.5. 電路原理圖繪制的相關(guān)技巧
1.6. 實例介紹
1.7. 編譯項目及查錯
1.8. 生成原理圖網(wǎng)絡(luò)表文件
1.9. 生成和輸出各種報表和文件

2. 原理圖元器件庫管理

2.1 繪制元器件
2.2 庫文件輸出報表

3. 電路原理圖繪制的優(yōu)化方法
3.1 使用網(wǎng)絡(luò)標號進行電路原理圖繪制的優(yōu)化
3.2 使用端口進行電路原理圖繪制的優(yōu)化
3.3 使用自上而下的層次電路設(shè)計方法優(yōu)化繪制
3.4 使用自下而上的層次電路設(shè)計方法優(yōu)化繪制
3.5 層次設(shè)計電路的特點
3.6 在電路中標注元件其他相關(guān)參數(shù)優(yōu)化繪制
3.7 使用畫圖工具欄在電路中標注輸入／輸出信號

第二階段-PCB板設(shè)計

4. PCB設(shè)計
4.1 創(chuàng)建pcb文件
4.2 pcb設(shè)計環(huán)境
4.3 元器件在altium designer中的驗證
4.4 制作元件封裝
4.5 規(guī)劃電路板及參數(shù)設(shè)置
4.6 設(shè)置工作層
4.7 設(shè)置網(wǎng)格及圖紙頁面
4.8 設(shè)置工作層面的顏色及顯示
4.9 設(shè)置系統(tǒng)環(huán)境參數(shù)
4.10 載入網(wǎng)絡(luò)表

5. 元件布局、布線
5.1 手動布局
5.2 自動布局
5.3 密度分析
5.4 三維預(yù)覽
5.5 pcb布線

6. pcb的輸出
6.1 pcb報表輸出
6.2 創(chuàng)建gerber文件
6.3 創(chuàng)建鉆孔文件
6.4 用戶向pcb加工廠商提交的信息
6.5 pcb和原理圖的交叉探針
6.6 智能pdf向?qū)?

8. 電源完整性設(shè)計
8.1電源噪聲分析
8.1.1噪聲問題與分析
8.1.2同步開關(guān)噪聲
8.2電路去耦
8.2.1去耦電容的配置原則
8.2.2電容選擇
8.3電容組合的選擇
8.4電容在設(shè)計中的注意事項
8.5電容的擺放
8.6回路設(shè)計
8.6.1最小環(huán)路設(shè)計173
8.6.2最小化ssn174

9. 信號完整性分析
9.1信號完整性問題
9.1.1典型si問題
9.1.2si產(chǎn)生的因素
9.1.3電氣封裝中的
9.2si分析
9.2.1設(shè)計流程中的si分析
9.2.2si分析原則
9.3電路設(shè)計中的si問題
9.3.1上升時間與si的關(guān)系
9.3.2傳輸線效應(yīng)、反射及串?dāng)_
9.3.3電源/地噪聲
9.4si解決措施
9.4.1隔離
9.4.2阻抗匹配
9.4.3內(nèi)電層與分割
9.4.4信號布線
9.4.5串?dāng)_
9.4.6電源退耦
9.5信號完整性最小化原則
9.5.1串?dāng)_最小化
9.5.2減小軌道塌陷
9.5.3網(wǎng)絡(luò)中信號質(zhì)量問題的最小化
9.5.4減小電磁干擾

10. 無線通信pcb設(shè)計與電磁兼容
10.1板材
10.1.1普通板材
10.1.2射頻專用板材
10.2隔離與屏蔽
10.2.1器件布局
10.2.2隔離
10.2.3屏蔽
10.3濾波
10.3.1電源的濾波
10.3.2線路的濾波
10.4接地
10.4.1就近接地
10.4.2大面積接地
10.4.3地平面的分布
10.4.4射頻接地
10.4.5接地應(yīng)注意的問題
10.5布線
10.5.1阻抗
10.5.2轉(zhuǎn)角
10.5.3微帶線布線
10.5.4微帶線耦合
10.5.5微帶線功分器
10.5.6帶狀線布線
10.5.7信號線處理
10.5.8其他設(shè)計考慮
10.6射頻設(shè)計實例
10.6.1系統(tǒng)結(jié)構(gòu)
10.6.2無線終端硬件設(shè)計
10.6.3pcb板的抗干擾設(shè)計

12. FPGA綜合布線設(shè)計實例
12.1 打開項目
12.2 創(chuàng)建約束文件
12.2.1 為項目添加約束文件
12.2.2 選擇FPGA芯片
12.2.3 添加端口約束
12.2.4 添加信號約束
12.3 添加管腳配置
12.4 項目結(jié)構(gòu)文件
12.5 編譯和綜合
12.5.1 啟動LiveDesign設(shè)計環(huán)境
12.5.2 設(shè)定硬件芯片
12.5.3 第三方開發(fā)工具的掛接
12.5.4 編譯項目進程（Compile）
12.5.5 項目綜合進程（Synthesize）
12.6 布局布線進程（Build）
12.6.1 轉(zhuǎn)換設(shè)計【Translate Design】
12.6.2 映射【Map Design Tb FPGA】
12.6.3 布局與布線【Place and Route】
12.6.4 時序分析【Timing Analysis】
12.6.5 創(chuàng)建Bit文件【Make Bit File】
12.7 下載Bit文件

13. 嵌入式系統(tǒng)設(shè)計
13.1 嵌入式系統(tǒng)簡介
13.1.1 嵌入式系統(tǒng)的定義
13.1.2 Altium Designer嵌入式系統(tǒng)設(shè)計簡介
13.1.3 Altium Designer嵌入式系統(tǒng)設(shè)計步驟
13.1.4 Altium Designer嵌入式系統(tǒng)設(shè)計基本知識
13.2 創(chuàng)建一個新的FPGA項目
13.3 繪制原理圖
13.3.1 檢索元件及添加元件庫
13.3.2 放置元件
13.3.3 放置導(dǎo)線、總線和總線連接器
13.3.4 放置電源端口
13.3.5 元件自動標識
13.3.6 放置忽略ERC檢查指示符
13.4 創(chuàng)建嵌入式軟件項目
13.11.1 創(chuàng)建嵌入式軟件項目
13.11.2 編寫c語言程序
13.5 設(shè)置嵌入式軟件項目選項參數(shù)
13.6 設(shè)置項目間的關(guān)聯(lián)屬性
13.6.1 設(shè)置處理器屬性
13.6.2 建立項目關(guān)聯(lián)體系
13.7 為項目添加配置
13.8 編譯項目產(chǎn)生的文件簡介
13.9 下載驗證設(shè)計